

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **55157052 A**

(43) Date of publication of application: **06.12.80**

(51) Int. Cl.

G06F 13/04

G06F 3/00

G11C 9/06

(21) Application number: **54065442**

(71) Applicant: **NEC CORP**

(22) Date of filing: **25.05.79**

(72) Inventor: **HATSUDA HIROSHI**


(54) DISC CASH CONTROL SYSTEM

(57) Abstract:

PURPOSE: To increase the number of records to be stored and to increase the probability of discovery of record to be desired by bypassing the disc cash memory to the access instruction requesting data transfer longer than the predetermined data length.

CONSTITUTION: The instruction from CPU1 to a disc unit 5 is interpreted at an instruction interpreting circuit 22, the information relating to the record length is extracted, the record length is calculated at a record length identifying circuit 23, and it is compared with the predetermined record length at a record length comparison circuit 25. If the record length read out with this instruction is to bypass the cash, a signal is output to the write-in control circuit 26 to inhibit the write-in to the disc cash memory section 3 and the read out data is directly given to the CPU1.

COPYRIGHT: (C)1980,JPO&Japio



⑫ 公開特許公報 (A)

昭55—157052

⑬ Int. Cl.³
G 06 F 13/04
3/00
G 11 C 9/06

識別記号
1 0 3

庁内整理番号
7361—5B
6711—5B
7056—5B

⑭ 公開 昭和55年(1980)12月6日

発明の数 3
審査請求 未請求

(全 7 頁)

⑮ ディスクキャッシュ制御方式

東京都港区芝五丁目33番1号日
本電気株式会社内

⑯ 特 願 昭54—65442
⑰ 出 願 昭54(1979)5月25日
⑱ 発 明 者 発田弘

⑲ 出 願 人 日本電気株式会社
東京都港区芝5丁目33番1号
⑳ 代 理 人 弁理士 内原晋

明 細 書

1. 発明の名称

ディスクキャッシュ制御方式

2. 特許請求の範囲

1. 予め定められたデータ長を記憶する記憶手段と、
ディスク装置へのアクセス指令により起動さ
れるデータ転送のデータ長を予め認識する認識
手段と、

この認識手段で認識したデータ長を前記記憶
手段に記憶しているデータ長と比較する手段と
を備え、前記予め定められたデータ長より長いデ
ータ転送を要求する前記ディスク装置へのアクセ
ス指令に対してはディスクキャッシュメモリを
バイパスするようにしたことを特徴とするディ
スクキャッシュ制御方式。

2. 予め定められたデータ長を記憶する記憶手段と、
ディスク装置との間で転送されたデータ長を
計数する計数手段と、

この計数手段で計数したデータ長と前記記憶
手段に記憶しているデータ長とを比較する比較
手段を備え、前記ディスク装置へのアクセス指
令により起動されたデータ転送のデータ長が前
記予め定められたデータ長を越えるときに該越えた
部分のデータ転送についてはディスクキャッシ
ュメモリをバイパスすることを特徴とするディ
スクキャッシュ制御方式。

3. 入出力処理装置を用いたディスクキャッシュ
システムにおいて、予め定められたデータ長を該入
出力処理装置に記憶させる手段を備え、ディス
クへのアクセス指令を前記入出力処理装置が解
脱し、前記予め定められたデータ長と比較してそれ
より長いデータ転送が要求されていると判定し
たときにはディスクキャッシュをバイパスする
ようにしたことを特徴とするディスクキャッシ
ュ制御方式。

3. 発明の詳細な説明

本発明はデータ処理システムのディスクとのデ

ータ送受におけるディスク用のキャッシュメモリ制御方式に関する。

一般に、主記憶装置へのアクセス時間を実質的に短縮するためコンピュータの演算制御装置内に高速のバッファ・メモリ（キャッシュメモリとよばれる）を設ける方式が採用されている。これと同じ考え方はディスク装置に対しても適用され、バッファメモリ（これをディスクキャッシュとよぶ）を用いて実質的なアクセス・タイムを短縮する方式が提案されている。すなわち、ディスク装置とコンピュータ本体（以下CPUと略す）との間にディスク装置に比較して十分高速なメモリをディスクキャッシュとして置き1度アクセスされたデータやアクセスされたデータの近辺のデータを該ディスクキャッシュ中に記憶する。その次のアクセスでディスクキャッシュ内に目的のデータが存在すれば、ディスクまでデータを取りに行くことなくディスクキャッシュから取り出すことでアクセス時間を短縮できる。この場合、問題となるのはいかにしてディスクキャッシュ上に「

- 3 -

いので極端にいえば、データ長が長くても短くてもディスクからデータを取り出す時間の総計はほとんど変わらない。ディスクから取り出すデータの単位をレコードというがディスクキャッシュの効果はレコードの長さに関係しないことを意味する。つまり、長いレコードでも短いレコードでもそれがディスクキャッシュ中に存在することによって短縮される時間の絶対値はあまり変わらない。

従って、一定容量のディスクキャッシュを用いて最大の効果をあげるにはその中に収容されるレコード数を多くした方がよく、そのために長いレコードよりも短いレコードを優先的に収容した方がよいことになる。このことは次のように説明される。

ディスクの平均アクセス・タイム

（サーチ・タイムと回転待時間の和）：T秒

ディスクのデータ転送速度：D バイト/秒

ディスクキャッシュのアクセスタイム： t 秒 ($t \ll T$)

ディスクキャッシュのデータ転送速度： d バイト/秒

($d > D$)

- 5 -

特開昭55-157052(2)

将来よくアクセスされるであろうデータを保持していくか」であり、これがディスクキャッシュの効果を決定する。これについて従来の方式では、単に主記憶装置に対してキャッシュメモリに類似した制御しか行っていないために要求されたデータがディスクキャッシュの中で見い出される確率が低いという欠点がある。

本発明の目的は上述の欠点を除去したディスクキャッシュ制御方式を提供することにある。

本発明ではデータ転送時間とアクセス・タイムとの比においてディスクとメイン・メモリとは著しい相違があることに着目している。たとえば、1 Kバイトのデータにアクセスするときについて比較してみると、現在の代表的技術では下記のようになる。

(ディスク)(メイン・メモリ)

アクセス・タイム(A) 20~30 $m\mu s$ 0.5 μs

データ転送時間(B) 1 $m\mu s$ 10~30 μs

(A/B) (20~30) (0.017~0.05)

このようにディスクではアクセス・タイムが長

- 4 -

レコード長：短いレコード R バイト

長いレコード N × R バイト

各レコードに均等にアクセスされるものとする、ディスクキャッシュによる効果は次のようになる。

短いレコードをディスクキャッシュからとってくる時の効果（時間の短縮分）：

$(T + R/D) - (t + R/d)$

長いレコードの場合：

$(T + NR/D) - (t + NR/d)$

ところが、短いレコードの方は長いレコードのN倍のレコード数がディスクキャッシュに収容できるので短いレコードばかりを収容したとすると要求されたレコードがディスクキャッシュ内に存在する確率は長いレコードばかりを収容した時よりK(N)倍高くなる（長いレコードも短いレコードも均一に存在するとして）。従って、短いレコードと長いレコードの場合の効果の比を考えると、次のようになる（ここでK(N)をNで近似している。実際にはNよりは小さい値になると推定されるがこの結論を左右するほどではない）。

$$\frac{\text{短いレコードに対する効果}}{\text{長いレコードに対する効果}} + \frac{N \times \{ (T+R/D) - (t+R/d) \}}{(T+NR/D) - (t+NR/d)}$$

$$= \frac{(T+NR/D) - (t+NR/d) + (N-1)(T-t)}{(T+NR/D) - (t+NR/d)}$$

$$= 1 + \frac{(N-1)(T-t)}{(T-t) + NR(\frac{1}{D} - \frac{1}{d})} \quad (N > 1 \text{ なので } N \text{ が大}$$

きくなるほどこの値
は大きくなる)

このことから、ディスクキャッシュの中には短いレコードを優先的にとり込んだ方が有利である。

本発明はコンピュータ本体からディスクへのデータ転送指令が出た場合にその指令により読み出されるレコード長を予め調べ、長いレコードの場合にはディスクキャッシュに格納せず直接コンピュータ本体に与えることによりディスクキャッシュを優先的に短いレコードの格納に使用することで効果を高めている。データ転送前にレコード長を調べる方法としては、ディスクへの指令の中にレコード長に関する情報を与え指令を受取ったときにそれを調べる方法またはその指令の実行に使

- 7 -

次に本発明の動作について説明する。

CPU 1 からディスク装置 5 へのアクセス要求はまずディスクキャッシュ制御装置 2 に与えられ、ディスクキャッシュ制御装置 2 はこの要求に応じて要求レコードがディスクキャッシュメモリ部 3 5にあるか否かを調べる。ディスクキャッシュメモリ部 3 に存在した場合はそのレコードを読み出して CPU 1 に与える。要求レコードが存在しない場合にはディスク制御装置 4 に指令を出しディスク装置 5 から目的のレコードまたは目的のレコードを含む一連のレコードを読み出して要求されたレコードを 1 に与えるとともにそのレコードまたはそれを含む一連のレコードをディスクキャッシュメモリ部 3 に格納する（この際、既にディスクキャッシュメモリ部 3 に空白がない場合には定められたアルゴリズムに従って最も重要度の低いレコードを選択してそれを追い出し、かわりに該レコードを格納する。この過程はキャッシュメモリと同様である）。第 1 図において矢印は主としてデータの流れを示し制御信号は示していない

- 9 -

用されるチャネルプログラムを調べる方法などが考えられる。どの長さ以上を長いレコードとみなすかは別にこれを記憶する手段を供しソフトウェアやマニュアルスイッチにより設定し、上記の方法で調べた長さと比較すればよい。これらの方法が採用できない場合でも、長さを調べないままディスクからのデータ転送を開始し、予め指定された長さに達するまではディスクキャッシュの中に格納するが以後は格納しない方法をとることができる。

次に本発明について図面を参照して詳細に説明する。

第 1 図に示される本発明の適用されるシステムは、CPU 1、この CPU 1 に接続されるディスクキャッシュ制御装置 2、このディスクキャッシュ制御装置 2 に接続されるディスクキャッシュメモリ部 3、前記ディスクキャッシュ制御装置 2 に接続されるディスク制御装置 4 およびこのディスク制御装置 4 に接続されるディスク装置 5 から構成されている。

- 8 -

が上記の制御に必要な制御インターフェースが各装置間に設けられる。

第 2 図は本発明の一実施例を示す図である。ディスク装置 5 への指令（この場合は読出指令）はインターフェース回路 2 1 を介して指令解読回路 2 2 に与えられる。指令解読回路 2 2 では指令を解読し、これがディスク装置 5 からの読出指令であることを解読すると指令中のレコード長に関する情報を抽出してレコード長識別回路 2 3 へおく。レコード長解読回路 2 3 ではこの情報からレコード長を算出（指令中にレコード長がそのまゝ指定されていればレコード長識別回路 2 3 は不要になるが符号化されて指定されている場合にはそれをもとにレコード長を算出することが必要になる）し、レコード長比較回路 2 3 におくられる。一方、レコード長記憶回路 2 4 には別途プログラムやマニュアルスイッチ等の手段によりキャッシュバスすべきレコード長の最小値（またはキャッシュを使用するレコード長の最大値）を記憶しておき、レコード長比較回路 2 5 においてレコード長記憶

- 10 -

回路24からのレコード長(L_1)とレコード長比較回路25からのレコード長(L_2)を比較する。この結果、この指令で読み出されるレコード長がキャッシュをバイパスすべきもの、すなわち $L_1 \geq L_2$ ならば書き制御回路26に信号を出してディスクキャッシュメモリ部3への書き込みを禁ずる(すなわちバイパスする)。それとともにディスク制御装置4に読出し指令を送り、読出されたデータをインタフェース回路21を介してCPU1へ与える。もしレコード長が短い場合(すなわち、 $L_1 < L_2$ 、または $L_1 < L_2$)はすでにキャッシュ中にそのレコードが存在するかもしれないので読出し制御回路26に信号を送り要求されたレコードがキャッシュメモリ部3の中にあるかを検索し、存在すればそのレコードをインタフェース回路21を介してCPU1へ与える存在しない場合には、指令解読回路22からディスク制御装置4へ読出し指令を送るとともに書き制御回路26に対しディスク装置5から読出されたレコードをディスクキャッシュメモリ部3に書き

ひより制御信号を送る。この場合ディスク装置5から読み出されたレコードはインタフェース回路21を介してCPU1へ与えられるとともにディスクキャッシュメモリ部3へも書き入れ、のちほど同じレコードが要求されたときはディスクキャッシュメモリ部3から読出してCPUへ与えることになる。

第3図は第2の実施例を示す図である。CPU1からインタフェース回路21を介して与えられるディスク読出し指令は指令解読回路22にて解読される。この解読により読出し指令であることが判別されると読出し制御回路27に信号を送り要求されているレコードがディスクキャッシュメモリ部3に存在するか否かを検索する。ここで、要求レコードが見つければそのレコードをインタフェース回路21を介してCPU1に送る。ディスクキャッシュメモリ部3に存在しない場合はディスク制御装置4に読出し指令を送るときに書き制御回路26へも信号を送りディスク制御装置4から送られてくるデータをディスクキャッシュメモリ部3へ書

- 11 -

- 12 -

込むより設定する。ディスク制御装置4からのデータはインタフェース回路21を介してCPU1および書き制御回路26を介してディスクキャッシュメモリ部3に送られるがこの際レコード長計数回路28は送られてくるデータの長さを計数しその値をレコード長比較回路25に送る。一方、レコード長記憶回路24にはプログラムまたはマニュアルスイッチ等でディスクキャッシュメモリ部3をバイパスすべき最小のレコード長またはディスクキャッシュをバイパスしない最大のレコード長が設定されており、レコード長比較回路25ではレコード長記憶回路24とレコード長計数回路28とからのデータ長の情報を比較する。そして、レコード長計数回路28からの値がレコード長記憶回路24の値に達する直前に書き制御回路27に信号を送ってディスクキャッシュメモリ部3に対する書き動作を中止する(この際、それまでにディスクキャッシュメモリ部3に書き込まれた分は無効にする)。一方、ディスク制御装置4からの連続したデータはそののちもディスクキャッ

シュメモリ部3をバイパスしてCPU1へ送られる。この過程において、もしレコード長計数回路28からの値がレコード長記憶回路24の値に達する以前に要求されたレコードの転送が終了すればこのときディスクキャッシュメモリ部3へ書き込まれたレコードはそのまゝ有効として残り、次に同じレコードへの要求があればここから読出されてCPU1に送られる。

第4図は第3の実施例を示す図である。この図において、実線の矢印はデータの流れを、破線の矢印は制御信号の流れを示す。このシステムでは入出力処理のために専用のプログラム制御のプロセッサである入出力処理装置12が用いられ、入出力の指令はすべて演算処理装置11から入出力処理装置12に与えられ、入出力処理装置12が入出力チャンネル15を介して入出力装置5に指令を与えて動作させる。その動作を制御するために必要なチャンネルプログラムは主記憶装置13内または入出力処理装置12に付属した特別なメモリを用いてもよい)の記憶位置38で用意される。デ

- 13 -

- 14 -

ディスクキャッシュメモリ3を用いないときはディスク装置5への読出指令は演算処理装置11から入出力処理装置12に与えられ、入出力処理装置12はその時の付随情報により主記憶装置13の記憶位置3aからチャンネルプログラムを準備し入出力チャンネル15へ読出指令を与える。入出力チャンネル15はディスク制御装置4を介してディスク装置5にこの指令を与え目的のレコードの読出し動作を起動する。その動作は前記チャンネルプログラムにより制御され主記憶装置13への格納場所および転送データ長などがチャンネルプログラムで示される。

ディスクキャッシュメモリ部3を使用する場合は、ディスクキャッシュメモリ部3、入出力チャンネル16およびデータ転送装置18が追加される(入出力チャンネル16は入出力チャンネル15で兼用してもよいが、ここでは説明の便宜上別にした)。ディスクキャッシュメモリ部3は主記憶装置13と同様に入出力チャンネル15および16との間でデータ転送ができるように構成し(そのためには

- 15 -

出しは行なわない。このとき入出力チャンネル16がディスクキャッシュメモリ部3からデータ(レコード)を読出すために必要なチャンネルプログラム3b、および入出力チャンネル15がデータ転送装置18を介して受取つたデータを主記憶装置13へ格納するために必要なチャンネルプログラム3cはいずれも入出力処理装置12が用意する。ディスクキャッシュメモリ3の中に求めるレコードがない場合にはディスク装置5から目的のレコードを読出さねばならないが、このとき、入出力処理装置12は演算処理装置11から与えられた読出指令とそれに付随した情報から要求されたレコードの長さを調べてディスクキャッシュメモリ3をバイパスすべきかどうかを判定する。判定の基準となるレコード長は予め入出力処理装置12のアクセスできるメモリ(たとえば、主記憶装置13)に記憶させておき、読出指令に付随した情報の中にレコード長を明確に示す情報がある場合はそれと比較する。明確に示す情報がない場合でも主記憶装置13の何番地から何番地までに格納するよ

- 17 -

主記憶装置13と同じ素子で構成してもよいが、同じである必要はなく例えば主記憶装置13よりもアクセスタイムやサイクルタイムのおそい安価なメモリでもよい)、さらに、ディスクキャッシュメモリ部3のデータを入出力チャンネル16を介して読み出したのち、入出力チャンネル15を介して主記憶装置13に送るためにデータ転送装置18を入出力チャンネル15と16とに接続する。データ転送装置18は入出力チャンネル15と16との間でデータを転送するための一種の同期装置である。ディスク装置5からの読出指令が演算処理装置から入出力処理装置12に与えられると入出力処理装置12はその指令に付随した情報(要求されたレコードのディスク上のアドレス)からそのレコードがディスクキャッシュメモリ3の中にないかをさがす。ディスクキャッシュメモリ3の中に存在した場合には、ディスクキャッシュメモリ3の内容を入出力チャンネル16、データ転送装置18、入出力チャンネル15を介して主記憶装置13へ転送することで実際のディスク装置5からの読

- 16 -

りに指定されているかを調べることでレコード長は計算できるので、その結果と上記予め記憶しているレコード長とを比較する。この結果、これから起動されるディスク装置5からの読出しで転送されるレコード長が指定されているレコード長より長いと判定されたときはディスクキャッシュメモリ3をバイパスするように制御する。すなわち、ディスク装置5からのデータ(レコード)はディスク制御装置4および入出力チャンネル15を介して主記憶装置13に格納する(この動作を制御するためにチャンネルプログラム3aを用意する)。

また、レコード長が短く、ディスクキャッシュメモリ部3をバイパスしない場合にはディスク装置5からのデータ(レコード)は入出力チャンネル15を介して、まずディスクキャッシュメモリ3の中の空き領域(ない場合は他の優先度の低いレコードを追い出して空き領域をつくる)へ格納する。次にこのレコードをディスクキャッシュメモリ3から入出力チャンネル16、データ転送装置18、入出力チャンネル15を介して主記憶装置13へ格

- 18 -

納して一連の動作を終了する(この動作を制御するためのチャネルプログラム3b, 3cを用意する)。

本発明には、長いレコードに対してはディスクキャッシュメモリをバイパスするように構成することにより、ディスクキャッシュメモリの中に格納できるレコード数を増やして求めるレコードがディスクキャッシュ内で発見される確率を高めることができるという効果がある。

4. 図面の簡単な説明

第1図は本発明を適用するシステムを示す図、第2図は本発明の第1の実施例を示す図、第3図は本発明の第2の実施例を示す図および第4図は本発明の第3の実施例を示す図である。

第1図から第4図において、1……CPU、2……ディスクキャッシュ制御装置、3……ディスクキャッシュメモリ部、4……ディスク制御装置、5……ディスク装置、21……インタフェース回路、22……指令解読回路、23……レコ

ード長識別回路、24……レコード長記憶回路、25……レコード長比較回路、26……書き込み制御回路、27……読出制御回路、28……レコード長計数回路、11……演算処理装置、12……入出力処理装置、13……主記憶装置、15, 16……入出力チャネル、17……ディスク制御装置、18……データ転送装置、19……ディスク装置。


代理人 弁理士 内 原 晋

10


15

- 19 -


- 20 -




第 1 図



第 2 図



第 3 図



第 4 図